

Парфенов Н.В.

Смоленский государственный университет, г. Смоленск, Россия

АНАЛИЗ ПАРАЛЛЕЛЬНОГО АЛГОРИТМА УМНОЖЕНИЯ МНОГОМЕРНЫХ МАТРИЦ

АННОТАЦИЯ

В работе дано описание вычислительного эксперимента, который проводился на различных программно-аппаратных комплексах для оценки алгоритма умножения матриц с различным числом измерений. Приведены результаты эксперимента и проведен их анализ.

КЛЮЧЕВЫЕ СЛОВА

Многомерные матрицы; параллельное программирование; программно-аппаратные комплексы.

Parfenov N.V.

Smolensk State University, Smolensk, Russia

THE ANALYSIS OF PARALLEL ALGORITHMS FOR MULTIDIMENSIONAL MATRICES MULTIPLICATION

ABSTRACT

The paper describes a computational experiment, which was conducted on various software and hardware complexes for the evaluation multidimensional matrix multiplication algorithm with different numbers of dimensions. The experimental results are presented and analyzed.

KEYWORDS

Multidimensional matrix; parallel programming; hardware and software complexes.

Операция умножения многомерных матриц определяется следующим образом. Пусть матрицы $A = \|a_{i_1 \dots i_p}\|$ и $B = \|b_{i_1 \dots i_q}\|$, p и q -мерные соответственно. Совокупности индексов этих матриц i_1, \dots, i_p и i_1, \dots, i_q разбиваются на четыре группы, содержащие соответственно κ , λ , μ и ν индексов ($\kappa, \lambda, \mu, \nu \geq 0$). Причем $\kappa + \lambda + \mu = p$, а $\lambda + \mu + \nu = q$. Для полученных групп индексов используются обозначения: $l = (l_1, \dots, l_\kappa)$, $s = (s_1, \dots, s_\lambda)$, $c = (c_1, \dots, c_\mu)$ и $m = (m_1, \dots, m_\nu)$. Тогда матрицы A и B можно представить в виде $A = \|a_{lsc}\|$ и $B = \|b_{scm}\|$. Индексы групп s и c в матрицах A и B полностью совпадают. Так же как в операции свертки, индексы разбиения s называются кэлиевыми. Индексы разбиения s называются скоттовыми, а индексы разбиения m , так же как и индексы разбиения l , – свободными. Матрица $C = \|c_{lsm}\|$, элементы которой вычисляются по формуле $c_{lsm} = \sum_{(c)} a_{lsc} \times b_{scm}$, называется (λ, μ) -свернутым произведением матриц A и B и обозначается $c_{lsm}^{\lambda, \mu} (A \times B)$ [1].

Для умножения использовался блочный параллельный алгоритм умножения многомерных матриц, полное описание которого приведено в [2, 3, 5].

Эксперимент проводился для трехмерных (A_{lsc}, B_{scm}) и четырехмерных $(A_{l_1 s_1 s_2 c}, B_{s_1 s_2 cm})$ числовых матриц. Далее приводится описание работы алгоритма для трехмерных матриц при разбиении на 27 потоков.

В случае разбиении на 27 потоков процессорная матрица представляет собой трехмерную матрицу с тремя процессорными слоями и девятью потоками на каждом из слоев (таблица 1).

Таблица 1. Слои процессорной решетки

P ₀₀₀	P ₁₀₀	P ₂₀₀	P ₀₁₀	P ₁₁₀	P ₂₁₀	P ₀₂₀	P ₁₂₀	P ₂₂₀
P ₀₀₁	P ₁₀₁	P ₂₀₁	P ₀₁₁	P ₁₁₁	P ₂₁₁	P ₀₂₁	P ₁₂₁	P ₂₂₁
P ₀₀₂	P ₁₀₂	P ₂₀₂	P ₀₁₂	P ₁₁₂	P ₂₁₂	P ₀₂₂	P ₁₂₂	P ₂₂₂

На первом этапе производится "обнуление" (заполнение значениями нейтрального элемента) блоков матрицы Clsm в соответствующих процессорах решетки и распределение блоков матриц Alsc и Bscm по процессорам решетки. Каждому слою процессорной решетки соответствуют свои сечения матриц Alsc, Bscm и Clsm. Индекс процессора совпадает с индексом вычисляемого им блока. Для вычислений процессоры s-слоя получают блоки сечения матрицы Alsc и Bscm, после чего блоки этих сечений подвергаются циклическим сдвигам между процессорами по следующим правилам:

- Блоки Aisc ($i=0, \dots, q-1$) циклически сдвигаются в порядке убывания номеров строк на i позиций.
- Блоки Bscj ($j=0, \dots, q-1$) циклически сдвигаются в порядке убывания номеров столбцов на j позиций.

Таблица 2. Начальное размещение блоков матриц A и B

P ₀₀₀	C ₀₀₀ A ₀₀₀ B ₀₀₀	P ₁₀₀	C ₁₀₀ A ₁₀₁ B ₀₁₀	P ₂₀₀	C ₂₁₀ A ₂₀₂ B ₀₂₀
P ₀₀₁	C ₀₀₁ A ₀₀₁ B ₀₁₁	P ₁₀₁	C ₁₀₁ A ₁₀₂ B ₀₂₁	P ₂₀₁	C ₂₁₁ A ₂₀₀ B ₀₀₁
P ₀₀₂	C ₀₀₂ A ₀₀₂ B ₀₂₂	P ₁₀₂	C ₁₀₂ A ₁₀₀ B ₀₀₂	P ₂₀₂	C ₂₁₂ A ₂₀₁ B ₀₁₂
P ₀₁₀	C ₀₁₀ A ₀₁₀ B ₁₀₀	P ₁₁₀	C ₁₁₀ A ₁₁₁ B ₁₁₀	P ₂₁₀	C ₂₁₀ A ₂₁₂ B ₁₂₀
P ₀₁₁	C ₀₁₁ A ₀₁₁ B ₁₁₁	P ₁₁₁	C ₁₁₁ A ₁₁₂ B ₁₂₁	P ₂₁₁	C ₂₁₁ A ₂₁₀ B ₁₀₁
P ₀₁₂	C ₀₁₂ A ₀₁₂ B ₁₂₂	P ₁₁₂	C ₁₁₂ A ₁₁₀ B ₁₀₂	P ₂₁₂	C ₂₁₂ A ₂₁₁ B ₁₁₂
P ₀₂₀	C ₀₂₀ A ₀₂₀ B ₂₀₀	P ₁₂₀	C ₁₂₀ A ₁₂₁ B ₂₁₀	P ₂₂₀	C ₂₂₀ A ₂₂₂ B ₂₂₀
P ₀₂₁	C ₀₂₁ A ₀₂₁ B ₂₁₁	P ₁₂₁	C ₁₂₁ A ₁₂₂ B ₂₂₁	P ₂₂₁	C ₂₂₁ A ₂₂₀ B ₂₀₁
P ₀₂₂	C ₀₂₂ A ₀₂₂ B ₂₂₂	P ₁₂₂	C ₁₂₂ A ₁₂₀ B ₂₀₂	P ₂₂₂	C ₂₂₂ A ₂₂₁ B ₂₁₂

Второй этап состоит из q итераций, на каждой из которых выполняются три действия:

- Каждый процессор Plsm выполняет умножение соответствующих ему блоков матриц Alsc и Bscm и складывает результат умножения с соответствующим ему блоком матрицы Clsm.
- Блоки Aisc ($i=0, \dots, q-1$) циклически сдвигаются в порядке убывания номеров строк на i позиций.
- Блоки Bscj ($j=0, \dots, q-1$) циклически сдвигаются в порядке убывания номеров столбцов на j позиций.

На последней итерации выполняется только пункт 1.

Результаты итераций показаны в таблицах.

Очевидно, что слои процессорной решетки, в которых производятся умножения сечений матриц Alsc и Bscm должны иметь топологию – трехмерный тор. Выполнение этого требования необходимо потому, что пересылки блоков сечений матриц между процессорами слоя циклические как по "вертикали", так и по "горизонтали".

Таблица 3. Результат первой итерации

P ₀₀₀	C ₀₀₀ A ₀₀₁ B ₀₁₀	P ₁₀₀	C ₁₀₀ A ₁₀₂ B ₀₂₀	P ₂₀₀	C ₂₀₀ A ₂₀₀ B ₀₀₀
P ₀₀₁	C ₀₀₁ A ₀₀₂ B ₀₂₁	P ₁₀₁	C ₁₀₁ A ₁₀₀ B ₀₀₁	P ₂₀₁	C ₂₀₁ A ₂₀₁ B ₀₁₁
P ₀₀₂	C ₀₀₂ A ₀₀₀ B ₀₀₂	P ₁₀₂	C ₁₀₂ A ₁₀₁ B ₀₁₂	P ₂₀₂	C ₂₀₂ A ₂₀₂ B ₀₂₂
P ₀₁₀	C ₀₀ A ₀₁₁ B ₁₁₀	P ₁₁₀	C ₁₁₀ A ₁₁₂ B ₀₂₀	P ₂₁₀	C ₂₁₀ A ₂₁₀ B ₁₀₀
P ₀₁₁	C ₀₁₁ A ₀₁₂ B ₁₂₁	P ₁₁₁	C ₁₁₁ A ₁₁₀ B ₀₀₁	P ₂₁₁	C ₂₁₁ A ₂₁₁ B ₁₁₁
P ₀₁₂	C ₀₁₂ A ₀₁₀ B ₁₀₂	P ₁₁₂	C ₁₁₂ A ₁₁₁ B ₀₁₂	P ₂₁₂	C ₂₁₂ A ₂₁₂ B ₁₂₂
P ₀₂₀	C ₀₂₀ A ₀₂₁ B ₂₁₀	P ₁₂₀	C ₁₂₀ A ₁₂₂ B ₀₂₀	P ₂₂₀	C ₂₂₀ A ₂₂₀ B ₂₀₀
P ₀₂₁	C ₀₂₁ A ₀₂₂ B ₂₂₁	P ₁₂₁	C ₁₂₁ A ₁₂₀ B ₀₀₁	P ₂₂₁	C ₂₂₁ A ₂₂₁ B ₂₁₁
P ₀₂₂	C ₀₂₂ A ₀₂₀ B ₂₀₂	P ₁₂₂	C ₁₂₂ A ₁₂₁ B ₀₁₂	P ₂₂₂	C ₂₂₂ A ₂₂₂ B ₂₂₂

Таблица 4. Результат второй итерации

P ₀₀₀	C ₀₀₀ A ₀₀₂ B ₀₂₀	P ₁₀₀	C ₁₀₀ A ₁₀₀ B ₀₀₀	P ₂₀₀	C ₂₀₀ A ₂₀₁ B ₀₁₀
P ₀₀₁	C ₀₀₁ A ₀₀₀ B ₀₀₁	P ₁₀₁	C ₁₀₁ A ₁₀₁ B ₀₁₁	P ₂₀₁	C ₂₀₁ A ₂₀₂ B ₀₂₁
P ₀₀₂	C ₀₀₂ A ₀₀₁ B ₀₁₂	P ₁₀₂	C ₁₀₂ A ₁₀₂ B ₀₂₂	P ₂₀₂	C ₂₀₂ A ₂₀₀ B ₀₀₂
P ₀₁₀	C ₀₁₀ A ₀₁₂ B ₁₂₀	P ₁₁₀	C ₁₁₀ A ₁₁₀ B ₀₀₀	P ₂₁₀	C ₂₁₀ A ₂₁₁ B ₁₁₀
P ₀₁₁	C ₀₁₁ A ₀₁₀ B ₁₀₁	P ₁₁₁	C ₁₁₁ A ₁₁₁ B ₀₁₁	P ₂₁₁	C ₂₁₁ A ₂₁₂ B ₁₂₁
P ₀₁₂	C ₀₁₂ A ₀₁₁ B ₁₁₂	P ₁₁₂	C ₁₁₂ A ₁₁₂ B ₀₂₂	P ₂₁₂	C ₂₁₂ A ₂₁₀ B ₁₀₂
P ₀₂₀	C ₀₂₀ A ₀₂₂ B ₂₂₀	P ₁₂₀	C ₁₂₀ A ₁₂₀ B ₀₀₀	P ₂₂₀	C ₂₂₀ A ₂₂₁ B ₂₁₀
P ₀₂₁	C ₀₂₁ A ₀₂₀ B ₂₀₁	P ₁₂₁	C ₁₂₁ A ₁₂₁ B ₀₁₁	P ₂₂₁	C ₂₂₁ A ₂₂₂ B ₂₂₁
P ₀₂₂	C ₀₂₂ A ₀₂₀ B ₂₁₂	P ₁₂₂	C ₁₂₂ A ₁₂₂ B ₀₂₂	P ₂₂₂	C ₂₂₂ A ₂₂₀ B ₂₀₂

В случае четырехмерных матриц схема разбиения матриц на блоки будет аналогична трехмерному случаю, только размерность каждого блока будет увеличена на 1.

При проведении экспериментов выполнялись следующие условия:

- Эксперимент проводился для трехмерных и четырехмерных числовых матриц.
- Для трехмерных матриц выполнялось (1, 1)-свернутое произведение (Als_c, Bsc_m)
- Для четырехмерных выполнялось (2, 1)-свернутое произведение (Als_{1s2c}, Bs_{1s2cm})
- Индексы трехмерных матриц принимали значения от 10 до 300 с шагом 10.
- Индексы четырехмерных матриц принимали значения 10 до 70 с шагом 2.
- На каждом шаге эксперимента выполнялись последовательное и параллельное (8 и 27 потоков, как 23 и 33) умножение многомерных матриц.

Таким образом, для трехмерных матриц выполнялось (1, 1)-свернутое произведение где один келлиев и один скотов индекс, а для четырехмерных – (2, 1)-свернутое произведение – два скотовых и один келлиев. Все индексы имели одинаковую размерность.

Программно-аппаратные комплексы создавались как виртуальные машины Microsoft Azure на основе процессора Xeon E5-2673. Использовались конфигурации с восьмью и шестнадцатью ядрами.

Результаты эксперимента, приведенные на рисунке 1, показывают, что с увеличением размерности индексов возрастает эффективность параллельного алгоритма при разделении на 8 потоков как для трехмерных, так и для четырехмерных матриц.




Рис. 1. Зависимость производительности алгоритма от размерности индексов

На рисунке 2 приведены результаты анализа производительности алгоритма параллельного умножения многомерных матриц в зависимости от соотношения числа потоков и числа вычислителей (ядер). Как можно заметить графики различаются. Разделение на 8 потоков более эффективно на восьми ядерной машине, а разделение на двадцать семь потоков более эффективно на шестнадцати ядерной машине.




Рис. 2. Зависимость производительности алгоритма от числа вычислителей

Таким образом можно утверждать, что число параллельных потоков, реализующих алгоритм умножения многомерных матриц, должно быть близко к числу ядер (процессоров), на которых реализуется эта операция.

Проведенные исследования показали эффективность распараллеливания умножения многомерных матриц и позволили установить связь между физической и логической структурой программно-аппаратного комплекса, реализующего умножение.

Таким образом, можно утверждать, что получена архитектура программно-аппаратного комплекса, которая позволяет решать проблему массовой параллельной обработки больших

объемов, интенсивно используемых структурированных данных, в тех случаях, когда эти данные могут быть представлены в виде не разреженных многомерных матриц.

Данная статья написана под руководством В. И. Мунермана.

Литература

1. Мунерман В.И. Многомерно-матричная модель массовой обработки данных. – Системы высокой доступности, № 3, 2012, т.8, с. 19-22.
2. Захаров В.Н., Мунерман В.И. Параллельная реализация обработки интенсивно используемых данных на основе алгебры многомерных матриц // Аналитика и управление данными в областях с интенсивным использованием данных: XVII Международная конференция DAMDID/RCDL'2015 (Обнинск, 13 - 16 октября 2015 года, Россия): Труды конференции - Обнинск: ИАТЭ НИЯУ МИФИ, 2015, с. 217 - 223. ISBN 978-5-9530-0398.
3. Захаров В.Н., Мунерман В.И. Параллельный алгоритм умножения многомерных матриц. – Современные информационные технологии и ИТ-образование. Т. 2 (№ 11), 2015. –614 с. – с. 384-391. (ISSN 2411-1473).
4. Мунерман В.И. Построение архитектур программно-аппаратных комплексов для повышения эффективности массовой обработки данных. – Системы высокой доступности, № 4, 2014, т.10, с. 3-16.
5. Мунерман В.И., Парфенов Н.В. Анализ параллельного алгоритма умножения многомерных матриц. Системы компьютерной математики и их приложения: материалы XVII Международной научной конференции. – Смоленск: Изд-во СмолГУ, 2016. – Вып. 17. – 268 с. ISBN 978-5-88018-445-3, продолжающееся издание. – с. 68-71.

References

1. V.I. Munerman. A multidimensional matrix model of mass data processing. – Highly available systems, № 3, 2012, t.8, s. 19-22.
2. Zakharov V. N., Munerman V. I. Parallel realization of processing of intensively used data on the basis of algebra of multidimensional matrixes//Analytics and data management in areas with intensive use of data: XVII International conference DAMDID/RCDL'2015 (Obninsk, on October 13 - 16, 2015, Russia): Works of a conference - Obninsk: IATE NIYaU MEPhI, 2015, page 217 - 223. ISBN 978-5-9530-0398.
3. Zakharov V. N., Munerman V. I. Parallel algorithm of multiplication of multidimensional matrixes. – Modern information technologies and IT education. T. 2 (No. 11), 2015. –614 pages – with. 384-391. (ISSN 2411-1473).
4. V.I. Munerman. Construction of hardware-software complexes architecture to improve massively data processing. – Highly available systems, № 4, 2014, t.10, s. 3-16.
5. V.I. Munerman, N.V. Parfenov. The analysis of parallel algorithms for multidimensional matrices multiplication. Systems of computer mathematics and their application: materials XVII of the International scientific conference. – Smolensk: Smolgu's publishing house, 2016. – Issue 17. – 268 pages of ISBN 978-5-88018-445-3, the proceeding edition. – page 68-71.

Поступила: 12.09.2016

Об авторе:

Парфенов Николай Владимирович, студент физико-математического факультета Смоленского государственного университета, przxcf@gmail.com.